Physical verification
http://dbpedia.org/resource/Physical_verification an entity of type: Election
Physical verification is a process whereby an integrated circuit layout (IC layout) design is verified via EDA software tools to ensure correct electrical and logical functionality and manufacturability. Verification involves design rule check (DRC), layout versus schematic (LVS), XOR (exclusive OR), antenna checks and electrical rule check (ERC).
rdf:langString
物理驗證（英語：Physical Verification, PV）是積體電路設計流程中的一個步驟，執行的時機通常在物理設計之後。物理驗證的內容包括設計規則檢查(DRC)、電路布局驗證(LVS)及ERC等。
rdf:langString
Фізи́чна переві́рка (верифіка́ція) - стадія проектування ІС, на якому перевіряється топологія за допомогою програмного забезпечення EDA (Electronic design automation) на відповідність певним критеріям. Перевірка включає в себе:
* DRC (Design Rule Check - на відповідність КТО),
* LVS (Layout versus schematic - на відповідність схемі),
* ERC (Electrical Rule Check - на відповідність електричним обмеженням),
* XOR (відстеження змін), і
* Antenna Checks (перевірки на "Антенний ефект").
rdf:langString
rdf:langString
Verificació física electrònica
rdf:langString
Physical verification
rdf:langString
Фізична верифікація
rdf:langString
物理驗證
xsd:integer
3525653
xsd:integer
1096567318
rdf:langString
Physical verification is a process whereby an integrated circuit layout (IC layout) design is verified via EDA software tools to ensure correct electrical and logical functionality and manufacturability. Verification involves design rule check (DRC), layout versus schematic (LVS), XOR (exclusive OR), antenna checks and electrical rule check (ERC).
rdf:langString
物理驗證（英語：Physical Verification, PV）是積體電路設計流程中的一個步驟，執行的時機通常在物理設計之後。物理驗證的內容包括設計規則檢查(DRC)、電路布局驗證(LVS)及ERC等。
rdf:langString
Фізи́чна переві́рка (верифіка́ція) - стадія проектування ІС, на якому перевіряється топологія за допомогою програмного забезпечення EDA (Electronic design automation) на відповідність певним критеріям. Перевірка включає в себе:
* DRC (Design Rule Check - на відповідність КТО),
* LVS (Layout versus schematic - на відповідність схемі),
* ERC (Electrical Rule Check - на відповідність електричним обмеженням),
* XOR (відстеження змін), і
* Antenna Checks (перевірки на "Антенний ефект").
xsd:nonNegativeInteger
3916