OpenRISC

http://dbpedia.org/resource/OpenRISC an entity of type: WikicatMicroprocessors

OpenRISC és un disseny de CPU RISC d'especificació , realitzat per OpenCores i publicat sota la llicència LGPL. El disseny estè implementat amb el llenguatge de descripció de hardware (HDL) verilog, ha estat fabricat exitosament tant com circuit integrat ASIC com implementat mitjançant entorns FPGA. La ha estat portada a OpenRISC per permetre el desenvolupament en diferents llenguatges. Linux i uClinux han estat també portats a aquest processador. rdf:langString

OpenRISC es un diseño de CPU RISC de especificación libre, realizado por OpenCores y publicado bajo la licencia LGPL. El diseño está implementado en el lenguaje de descripción de hardware verilog y ha sido fabricado exitosamente tanto como circuito integrado ASIC como implementado mediante entornos FPGA. La GNU toolchain ha sido portada a OpenRISC para permitir el desarrollo en distintos lenguajes. Linux y μCLinux han sido también portados a este procesador. rdf:langString

OpenRISCはOpenCoresコミュニティの元々の旗艦プロジェクトである。このプロジェクトの目的は、一連の汎用のオープンソースのRISC CPUアーキテクチャを開発することである。最初で現在のところ唯一のアーキテクチャは、OpenRISC 1000である。これは、 32ビットと64ビットがあり、オプションとして浮動小数点演算とベクトル演算を持つファミリである。 OpenCoresのチームは最初の実装であるを提供している。これはVerilogハードウェア記述言語で書かれている。ハードウェアのデザインは、GNU Lesser General Public Licenseでリリースされたが、モデルとファームウェアはGNU General Public Licenseでリリースされた。リファレンスのSoCの実装はOpenRISC 1200ベースで開発され、ORPSoC (the OpenRISC Reference Platform System-on-Chip)として知られている。ORPSoCや他のOpenRISC 1200ベースのデザインのデモンストレーションをしたグループは、FPGA上で動かしていた。. rdf:langString

OpenRISC è un progetto di hardware libero di un microprocessore RISC sviluppato da OpenCores e rilasciato sotto GNU Lesser General Public License. Il processore è descritto con il linguaggio Verilog ed è sintetizzabile su ASIC o su FPGA. Il è stato portato sull'ambiente OpenRISC e gli ambienti di sviluppo di molti linguaggi sono stati resi disponibile per la piattaforma. I sistemi operativi Linux e μClinux sono disponibili per il processore. rdf:langString

OpenRISC ist ein Projekt der -Entwickler-Community. Das Ziel des Projekts ist die Entwicklung einer hochkonfigurierbaren RISC-CPU als Open Hardware. Die bisher einzige fertiggestellte Architektur ist die OpenRISC-1000-Familie (kurz OR1k), die als 32- und 64-Bit-Version verfügbar ist.Das Design des OpenRISC 1200 (kurz OR1200) war das erste, das in der Hardwarebeschreibungssprache Verilog unter der GNU Lesser General Public License (GNU LGPL) veröffentlicht wurde. Die Firmware und der Microcode zum Prozessor wurden unter der GNU General Public License (GNU GPL) bereitgestellt. Basierend auf dem OpenRISC 1200 wurde eine System-on-a-Chip-Variante mit der Bezeichnung ORPSoC (= OpenRISC Reference Platform System-on-Chip) entwickelt. Auf beiden Varianten wurde der Betrieb eines Linux-Systems erfo rdf:langString

OpenRISC is a project to develop a series of open-source hardware based central processing units (CPUs) on established reduced instruction set computer (RISC) principles. It includes an instruction set architecture (ISA) using an open-source license. It is the original flagship project of the OpenCores community. The hardware design was released under the GNU Lesser General Public License (LGPL), while the models and firmware were released under the GNU General Public License (GPL). Later SoC designs, also based on an OpenRisc 1000 CPU implementation, are minSoC, OpTiMSoC and MiSoC. rdf:langString

OpenRISC est le projet phare originel de la communauté (en). Il a pour but de développer une série d'architectures CPU RISC open source à usage général. La première (et jusqu'à maintenant l'unique) description d'architecture publiée est celle de l'OpenRISC 1000, décrivant une famille de processeurs 32 et 64 bits avec en option le support de la virgule flottante et des vecteurs. rdf:langString

OpenRISC — открытый микропроцессор архитектуры RISC с открытым исходным кодом на языке описания аппаратного обеспечения Verilog. Проект создан сообществом OpenCores и распространяется по лицензии GNU LGPL. OpenRISC воплощён аппаратно и успешно производится в виде интегральных микросхем и ПЛИС. Единственная версия архитектуры, OpenRISC 1000 (or1k), описывает семейство 32- и 64-битных процессоров с опциональными расширениями: поддержкой вычислений над числами с плавающей запятой и поддержкой векторных операций. OpenRISC поддерживается ядром linux начиная с версии 3.1. rdf:langString

rdfs:label

rdf:langString OpenRISC

dbpprop:name

rdf:langString OpenRISC

dbpedia-owl:wikiPageID

xsd:integer 411760

dbpedia-owl:wikiPageRevisionID

xsd:integer 1115290881

dbpprop:designer

rdf:langString Originally Damjan Lampret, now the OpenRISC Community

dbpprop:encoding

rdf:langString Fixed

dbpprop:open

rdf:langString Yes , hence royalty free

dbpprop:version

xsd:double 1.3

dbpedia-owl:abstract

rdf:langString OpenRISC és un disseny de CPU RISC d'especificació , realitzat per OpenCores i publicat sota la llicència LGPL. El disseny estè implementat amb el llenguatge de descripció de hardware (HDL) verilog, ha estat fabricat exitosament tant com circuit integrat ASIC com implementat mitjançant entorns FPGA. La ha estat portada a OpenRISC per permetre el desenvolupament en diferents llenguatges. Linux i uClinux han estat també portats a aquest processador.

rdf:langString OpenRISC es un diseño de CPU RISC de especificación libre, realizado por OpenCores y publicado bajo la licencia LGPL. El diseño está implementado en el lenguaje de descripción de hardware verilog y ha sido fabricado exitosamente tanto como circuito integrado ASIC como implementado mediante entornos FPGA. La GNU toolchain ha sido portada a OpenRISC para permitir el desarrollo en distintos lenguajes. Linux y μCLinux han sido también portados a este procesador.

rdf:langString OpenRISC ist ein Projekt der -Entwickler-Community. Das Ziel des Projekts ist die Entwicklung einer hochkonfigurierbaren RISC-CPU als Open Hardware. Die bisher einzige fertiggestellte Architektur ist die OpenRISC-1000-Familie (kurz OR1k), die als 32- und 64-Bit-Version verfügbar ist.Das Design des OpenRISC 1200 (kurz OR1200) war das erste, das in der Hardwarebeschreibungssprache Verilog unter der GNU Lesser General Public License (GNU LGPL) veröffentlicht wurde. Die Firmware und der Microcode zum Prozessor wurden unter der GNU General Public License (GNU GPL) bereitgestellt. Basierend auf dem OpenRISC 1200 wurde eine System-on-a-Chip-Variante mit der Bezeichnung ORPSoC (= OpenRISC Reference Platform System-on-Chip) entwickelt. Auf beiden Varianten wurde der Betrieb eines Linux-Systems erfolgreich getestet. Dazu wurden die Prozessoren in einem FPGA implementiert.

rdf:langString OpenRISC is a project to develop a series of open-source hardware based central processing units (CPUs) on established reduced instruction set computer (RISC) principles. It includes an instruction set architecture (ISA) using an open-source license. It is the original flagship project of the OpenCores community. The first (and as of 2019 only) architectural description is for the OpenRISC 1000 ("OR1k"), describing a family of 32-bit and 64-bit processors with optional floating-point arithmetic and vector processing support.The OpenRISC 1200 implementation of this specification was designed by Damjan Lampret in 2000, written in the Verilog hardware description language (HDL).The later mor1kx implementation, which has some advantages compared to the OR 1200, was designed by Julius Baxter and is also written in Verilog.Additionally software simulators exist, which implement the OR1k specification. The hardware design was released under the GNU Lesser General Public License (LGPL), while the models and firmware were released under the GNU General Public License (GPL). A reference system on a chip (SoC) implementation based on the OpenRISC 1200 was developed, named the OpenRISC Reference Platform System-on-Chip (ORPSoC). Several groups have demonstrated ORPSoC and other OR1200 based designs running on field-programmable gate arrays (FPGAs), and there have been several commercial derivatives produced. Later SoC designs, also based on an OpenRisc 1000 CPU implementation, are minSoC, OpTiMSoC and MiSoC.

rdf:langString OpenRISC est le projet phare originel de la communauté (en). Il a pour but de développer une série d'architectures CPU RISC open source à usage général. La première (et jusqu'à maintenant l'unique) description d'architecture publiée est celle de l'OpenRISC 1000, décrivant une famille de processeurs 32 et 64 bits avec en option le support de la virgule flottante et des vecteurs. Une équipe d'OpenCores en a fourni la première implémentation, l' (en), écrite en langage de description de matériel Verilog. Le design hardware a été publié sous la Licence publique générale limitée GNU, alors que les modèles et le firmware a été publié sous Licence publique générale GNU. Une implémentation de référence sur SoC, basée sur l'OpenRISC 1200 a été développée, connue sous le nom de ORPSoC (the OpenRISC Reference Platform System-on-Chip). Un certain nombre de groupes a réussi à faire une démonstration de l'ORPSoC et d'autres conceptions basées sur le OR1200 sur FPGA.

rdf:langString OpenRISCはOpenCoresコミュニティの元々の旗艦プロジェクトである。このプロジェクトの目的は、一連の汎用のオープンソースのRISC CPUアーキテクチャを開発することである。最初で現在のところ唯一のアーキテクチャは、OpenRISC 1000である。これは、 32ビットと64ビットがあり、オプションとして浮動小数点演算とベクトル演算を持つファミリである。 OpenCoresのチームは最初の実装であるを提供している。これはVerilogハードウェア記述言語で書かれている。ハードウェアのデザインは、GNU Lesser General Public Licenseでリリースされたが、モデルとファームウェアはGNU General Public Licenseでリリースされた。リファレンスのSoCの実装はOpenRISC 1200ベースで開発され、ORPSoC (the OpenRISC Reference Platform System-on-Chip)として知られている。ORPSoCや他のOpenRISC 1200ベースのデザインのデモンストレーションをしたグループは、FPGA上で動かしていた。.

rdf:langString OpenRISC è un progetto di hardware libero di un microprocessore RISC sviluppato da OpenCores e rilasciato sotto GNU Lesser General Public License. Il processore è descritto con il linguaggio Verilog ed è sintetizzabile su ASIC o su FPGA. Il è stato portato sull'ambiente OpenRISC e gli ambienti di sviluppo di molti linguaggi sono stati resi disponibile per la piattaforma. I sistemi operativi Linux e μClinux sono disponibili per il processore.

rdf:langString OpenRISC — открытый микропроцессор архитектуры RISC с открытым исходным кодом на языке описания аппаратного обеспечения Verilog. Проект создан сообществом OpenCores и распространяется по лицензии GNU LGPL. OpenRISC воплощён аппаратно и успешно производится в виде интегральных микросхем и ПЛИС. Единственная версия архитектуры, OpenRISC 1000 (or1k), описывает семейство 32- и 64-битных процессоров с опциональными расширениями: поддержкой вычислений над числами с плавающей запятой и поддержкой векторных операций. Команда разработчиков OpenCores опубликовало первую реализацию, , написанную на языке Verilog. Аппаратная часть проекта имеет лицензию LGPL, модели и прошивки - GPL. Реализация системы-на-кристалле с OpenRISC 1200 называется ORPSoC (OpenRISC Reference Platform System-on-Chip). Работоспособность ORPSoC и других вариантов OR1200 была продемонстрирована на FPGA. На OpenRISC портирован набор инструментов для разработки GNU toolchain, поддерживающий несколько языков программирования, также Linux и μClinux. OpenRISC поддерживается ядром linux начиная с версии 3.1.

dbpprop:bits

xsd:integer 32

dbpprop:extensions

rdf:langString ORFPX32/64, ORVDX64

dbpprop:fpr

rdf:langString Optional

dbpprop:gpr

xsd:integer 16

dbpprop:pageSize

xsd:integer 8

dbpedia-owl:wikiPageLength

xsd:nonNegativeInteger 16226