Formal equivalence checking
http://dbpedia.org/resource/Formal_equivalence_checking an entity of type: Ability105616246
Formal equivalence checking process is a part of electronic design automation (EDA), commonly used during the development of digital integrated circuits, to formally prove that two representations of a circuit design exhibit exactly the same behavior.
rdf:langString
形式等価判定（けいしきとうかはんてい、Formal Equivalence Checking）は EDAの一部であり、デジタル集積回路の開発過程において、ある回路設計についての2つの表現が同じ振る舞いを表していることを形式的に証明するために用いられる手法。
rdf:langString
形式等效性检查（英語：formal equivalence checking）是电子设计自动化的一个步骤，通常是在集成电路设计中，通过一些数学方法（如二元决策图、布尔可满足性问题），来对不同电路之间进行形式验证，比较它们在行为上是否等效。
rdf:langString
Формальна перевірка еквівалентності є частиною проектування електронних систем (англ. Electronic design automation,EDA), що широко використовується при розробці цифрових інтегральних схем, щоб формально довести, що два представлення схеми пристрою демонструють однакову поведінку.
rdf:langString
rdf:langString
Formal equivalence checking
rdf:langString
形式等価判定
rdf:langString
形式等效性检查
rdf:langString
Формальна перевірка еквівалентності
xsd:integer
1046024
xsd:integer
1091159263
rdf:langString
Formal equivalence checking process is a part of electronic design automation (EDA), commonly used during the development of digital integrated circuits, to formally prove that two representations of a circuit design exhibit exactly the same behavior.
rdf:langString
形式等価判定（けいしきとうかはんてい、Formal Equivalence Checking）は EDAの一部であり、デジタル集積回路の開発過程において、ある回路設計についての2つの表現が同じ振る舞いを表していることを形式的に証明するために用いられる手法。
rdf:langString
形式等效性检查（英語：formal equivalence checking）是电子设计自动化的一个步骤，通常是在集成电路设计中，通过一些数学方法（如二元决策图、布尔可满足性问题），来对不同电路之间进行形式验证，比较它们在行为上是否等效。
rdf:langString
Формальна перевірка еквівалентності є частиною проектування електронних систем (англ. Electronic design automation,EDA), що широко використовується при розробці цифрових інтегральних схем, щоб формально довести, що два представлення схеми пристрою демонструють однакову поведінку.
xsd:nonNegativeInteger
8360